嵌入式NVM在電源管理中的應用

2018-03-14 15:03:15 大云網　點擊量：評論 (0)

轉向更為邏輯的NVM 盡管當今的設計工程師可以選擇多種NVM，但是，具有低成本、高性能和應用靈活性的嵌入式NVM卻很少。對于某些應用

轉向更為邏輯的NVM

盡管當今的設計工程師可以選擇多種NVM，但是，具有低成本、高性能和應用靈活性的嵌入式NVM卻很少。對于某些應用目標，排除了許多選擇的可能性。例如，盡管傳統的激光熔絲可能適合于單一數字位，但是它們由工廠一次性編程，不能重復精確模擬修整，不能現場升級，也不具備可靠性。多次熔絲的缺點很多，相關文獻的介紹很詳盡。

閃存是較好的選擇，但是，成本不低，其需要增加的工藝使制造這種NVM架構的成本高達每晶圓幾百美元。另一方面，EEPROM的應用已經有相當長的時間，正因為如此，它比較便宜；但是它并不是你的選擇，當你考慮選擇它的時候，發現它卻受制于較老的工藝技術，性能也受制到無法接受的低水平。至于較新的嵌入式EEPROM的品種，與閃存類似，需要額外的掩模層和工藝步驟，因此，老一代技術的成本優勢蕩然無存。

在重要的熱門市場中的許多玩家已經轉向采用以Logic CMOS工藝技術設計的NVM方案。Logic CMOS工藝技術不僅僅與電源管理之類的熱門市場應用的CMOS工藝目標直接兼容，而且具有強大的高性能和低成本組合，使之完美地適用于嵌入式NVM。

電源管理選項和折衷

采用先進的半導體工藝技術，能夠進行極高水平的集成并實現低電壓工作，但是，為這些芯片提供電源管理卻面臨特殊的挑戰。對于高性能微處理器，電流需求呈指數增長，其發展甚至受到越來越快的時鐘速率的驅動。隨著處理器電流遠遠大于100A，在芯片級和系統級設計中，對精確、低噪聲電源及電源控制靈活性的需求已經成為關注的焦點。

對于電源管理IC設計工程師來說，盡管成本已經成為主要關注，可是終究要找到一個綜合考慮了設計架構、裸片大小和工藝技術的聚合點，以設計出具有小計數位的NVM(典型值是512字節)。在電源管理IC的情形下，較老的工藝技術(例如0.35um)肯定成本最低，但是，它們的性能也相當低，并且缺乏領先的庫和知識產權(IP)的可用性，從而不能獲得競爭差異的優勢。同樣，它們不能滿足侵略性和創新設計的目標。

一方面，領先的工藝技術(從90nm到60nm)在非常特殊的應用中占有地位，這些工藝非常昂貴，更不要說針對這些工藝的長期設計計劃將需要同時冒風險對重要的單元庫元件進行質量認證(將需要冒著風險采用許多未經質量認證的重要單元庫元件)。因為最終的成本和對市場交貨時間的潛在沖擊，對于大多數應用產品來說，此刻最好仔細地進行設計。

另一方面，0.25um邏輯CMOS工藝(向下有0.18um和0.13um)容易滿足電源管理IC設計對成本、性能及庫可用性的目標要求，這些技術既先進且穩定。此外，其普及程度高，具有競爭成本優勢；同等重要的是可以利用經過驗證的、符合質量標準(或即將被質量認證)的先進NVM模塊。

關于方程式的設計架構側，在對參考電壓和電流、放大器偏置及其它模擬參數的調校中，NVM已經成為具有如此吸引力的單元，以至于其應用已經事實上被新興的PMBus(電源管理總線)標準所統治。利用這種新型的數字電源管理通信協議，PMBus指令被用于設置電源的工作參數(通過編程NVM)、監視工作過程并也在響應錯誤中執行正確的操作。在這種情形下，小計數位NVM應該顯而易見，以平均偶然的觀測結果。缺省的通道電壓、上拉及下拉電阻的方向和類型、各種GPIO的特性、電壓斜波次數、打開及關閉序列等等這些可配置的數值，都有效和方便地儲存在嵌入式NVM之中。