2半實(shí)物實(shí)時(shí)仿真關(guān)鍵技術(shù)

2.1實(shí)時(shí)仿真平臺(tái)

(1)dSPACE[4]

dSPACE實(shí)時(shí)仿真系統(tǒng)是德國(guó)dSPACE公司開(kāi)發(fā)的控制系統(tǒng)開(kāi)發(fā)及測(cè)試工作平臺(tái)，其實(shí)現(xiàn)了與Matlab/Simulink的無(wú)縫連接。dSPACE在半實(shí)物仿真中的應(yīng)用非常多，尤其在汽車行業(yè)應(yīng)用最為廣泛。它屬于專用系統(tǒng)，硬件板卡都由dSPACE公司自行開(kāi)發(fā)，處理器板具有高速的計(jì)算能力，同時(shí)具備豐富的I/O板，用戶可以根據(jù)需要進(jìn)行組合實(shí)現(xiàn)多種領(lǐng)域的半實(shí)物仿真。dSPACE實(shí)時(shí)仿真系統(tǒng)的優(yōu)點(diǎn)是實(shí)時(shí)性強(qiáng)、可靠性高，但由于是專用系統(tǒng)，硬件設(shè)備相對(duì)昂貴。

(2)RT-LAB[5]

RT-LAB是加拿大Opal-RT公司開(kāi)發(fā)的實(shí)時(shí)仿真平臺(tái)，它同樣實(shí)現(xiàn)了與Matlab/Simulink的無(wú)縫連接。RT-LAB專門針對(duì)電力電子系統(tǒng)實(shí)時(shí)仿真開(kāi)發(fā)了Artemis實(shí)時(shí)解算算法以及RT-Events等工具箱，在電力電子系統(tǒng)實(shí)時(shí)仿真領(lǐng)域得到了廣泛的應(yīng)用。RT-LAB最大的特點(diǎn)是其開(kāi)放性和可擴(kuò)展性，它可以兼容標(biāo)準(zhǔn)的商業(yè)I/O板卡和PC處理器，從而使得其硬件成本較低，可擴(kuò)展性強(qiáng)。

(3)RTDS

RTDS實(shí)時(shí)仿真平臺(tái)由加拿大曼尼托巴研究中心開(kāi)發(fā)，專門為研究電力系統(tǒng)中電磁暫態(tài)現(xiàn)象而設(shè)計(jì)，在電力系統(tǒng)實(shí)時(shí)仿真領(lǐng)域的應(yīng)用最為成熟和廣泛。RTDS系統(tǒng)具備高計(jì)算能力的處理器板和豐富的I/O板卡，同時(shí)具有較完備的電力系統(tǒng)元件和控制系統(tǒng)元件模型庫(kù)。RTDS系統(tǒng)為電力系統(tǒng)實(shí)時(shí)仿真專用系統(tǒng)，硬件設(shè)備相當(dāng)昂貴。

(4)其他

除了以上3種應(yīng)用較多的實(shí)時(shí)仿真平臺(tái)外，還有一些實(shí)時(shí)仿真系統(tǒng)也得到了一定的應(yīng)用，如華力創(chuàng)通的HRT1000、ADI系列實(shí)時(shí)仿真器、以及用于電力系統(tǒng)實(shí)時(shí)仿真的HyperSim等。

2.2開(kāi)關(guān)延遲問(wèn)題

實(shí)時(shí)仿真具有嚴(yán)格的時(shí)間邊界，必須采用定步長(zhǎng)仿真模式，所以實(shí)時(shí)仿真器的采樣周期不可能與觸發(fā)脈沖同步。實(shí)時(shí)仿真器采樣周期與觸發(fā)脈沖的異步性如圖4所示。實(shí)時(shí)仿真器的采樣時(shí)刻為固定間隔，即圖中虛線所示的t(n-1)、t(n)、t(n+1)時(shí)刻，而觸發(fā)脈沖跳變(即開(kāi)關(guān)狀態(tài)變化)的時(shí)刻發(fā)生在t(k)時(shí)刻，即在實(shí)時(shí)仿真器兩次固定采樣點(diǎn)的中間時(shí)刻，從而造成了開(kāi)關(guān)延遲現(xiàn)象，t(k)時(shí)刻發(fā)生的開(kāi)關(guān)事件直至t(n)時(shí)刻才能被實(shí)時(shí)仿真器捕捉到。開(kāi)關(guān)延遲現(xiàn)象是定步長(zhǎng)實(shí)時(shí)仿真中存在的特殊問(wèn)題，影響了仿真結(jié)果的準(zhǔn)確性，根據(jù)不同的電路結(jié)構(gòu)，該現(xiàn)象將造成電壓電流出現(xiàn)不真實(shí)的“尖峰”，即非特征諧波[6]，在某些情況下甚至?xí)饠?shù)值振蕩。國(guó)外學(xué)者對(duì)此現(xiàn)象進(jìn)行了深入研究[7-8]，主要有以下幾種補(bǔ)償算法。

(1)DIM(DoubleInterpolationMethod)

通過(guò)線性插值來(lái)解決離線定步長(zhǎng)仿真中開(kāi)關(guān)延遲問(wèn)題在某些仿真軟件中已經(jīng)得到了成功的應(yīng)用，DIM方法通過(guò)兩次線性插值來(lái)解決定步長(zhǎng)實(shí)時(shí)仿真中的開(kāi)關(guān)延遲問(wèn)題，其主要原理如圖5所示。開(kāi)關(guān)事件發(fā)生的時(shí)刻為te，但直到固定采樣點(diǎn)時(shí)刻才被檢測(cè)到，算法的具體過(guò)程為：a.由X1和X2線性插值得到Xe;b.將Xe作為初始狀態(tài)解算到一個(gè)中間狀態(tài)Xe+Ts;c.由Xe和Xe+Ts線性插值得到X′2。DIM方法從t2時(shí)刻檢測(cè)到開(kāi)關(guān)事件直到t3時(shí)刻計(jì)算出狀態(tài)X3，經(jīng)過(guò)了兩次插值計(jì)算和兩次正常解算步驟。該方法對(duì)于實(shí)時(shí)仿真來(lái)說(shuō)計(jì)算量較大，但仿真結(jié)果非常準(zhǔn)確。

(2)IEM(Interpolation-ExtrapolationMethod)

IEM方法原理如圖6所示，其算法具體過(guò)程前兩個(gè)步驟與DIM的一樣，在得到Xe+Ts后，并不是往后回到t2點(diǎn)，而是直接線性外推得到t3時(shí)刻的狀態(tài)X3。該方法從t2時(shí)刻檢測(cè)到開(kāi)關(guān)事件直到t3時(shí)刻計(jì)算出狀態(tài)X3，經(jīng)過(guò)了一次插值計(jì)算、一次正常解算步驟和一次外推計(jì)算。與DIM方法相比，該方法計(jì)算量稍小，仿真結(jié)果準(zhǔn)確度稍差。

(3)PCM(Post-CorrectionMethod)

上述兩種補(bǔ)償方法都是通過(guò)修改狀態(tài)來(lái)解決開(kāi)關(guān)延遲問(wèn)題，算法較為復(fù)雜，而PCM方法則另辟蹊徑，通過(guò)修改開(kāi)關(guān)函數(shù)來(lái)解決開(kāi)關(guān)延遲問(wèn)題，其原理如圖7所示。圖7(a)表示一個(gè)關(guān)斷的開(kāi)關(guān)事件發(fā)生在te時(shí)刻，經(jīng)過(guò)定步長(zhǎng)仿真后增加了A1區(qū)域誤差，PCM方法則在下一個(gè)仿真周期減去A1面積用來(lái)校正仿真結(jié)果;類似的，圖7(b)表示一個(gè)導(dǎo)通的開(kāi)關(guān)事件發(fā)生在te時(shí)刻，經(jīng)過(guò)定步長(zhǎng)仿真后丟失了A2區(qū)域，PCM方法則在下一個(gè)仿真周期加上A2面積用來(lái)補(bǔ)償仿真結(jié)果。

(4)GSAM(GatingSignalAveragingMethod)

該方法與PCM方法一樣，也是通過(guò)修改開(kāi)關(guān)函數(shù)來(lái)解決開(kāi)關(guān)延遲問(wèn)題，它基于平均值的思想，根據(jù)每個(gè)采樣周期的占空比在下一個(gè)周期修改開(kāi)關(guān)函數(shù)，保證其平均值相等，其原理如圖8所示。該方法與PCM方法一樣原理簡(jiǎn)單，而且實(shí)現(xiàn)方便，特別需要指出的是，該方法在一個(gè)仿真步長(zhǎng)內(nèi)能夠處理“多重開(kāi)關(guān)”事件而不會(huì)引起額外的延遲。“多重開(kāi)關(guān)”[2]是指在一個(gè)步長(zhǎng)內(nèi)的不同時(shí)刻會(huì)出現(xiàn)多次開(kāi)關(guān)動(dòng)作，如圖8中t1到t2時(shí)刻的一個(gè)仿真步長(zhǎng)內(nèi)出現(xiàn)了兩次開(kāi)關(guān)動(dòng)作，則稱之為“多重開(kāi)關(guān)”。

國(guó)外最新研究表明，上述4種補(bǔ)償算法在仿真頻率為開(kāi)關(guān)頻率10倍以上時(shí)能取得較滿意的效果，如果仿真頻率不能滿足該要求，則補(bǔ)償算法仿真精度較低。例如，若開(kāi)關(guān)頻率為2~5kHz，則仿真頻率至少為20~50kHz(對(duì)應(yīng)仿真步長(zhǎng)為50~20μs)，20μs的仿真步長(zhǎng)是目前常規(guī)處理器的處理極限，也就是說(shuō)，上述補(bǔ)償算法對(duì)于開(kāi)關(guān)頻率高于5kHz的電力電子系統(tǒng)仿真是不準(zhǔn)確的。另外，高開(kāi)關(guān)頻率將會(huì)使得定步長(zhǎng)仿真中出現(xiàn)“多重開(kāi)關(guān)”現(xiàn)象，同樣也會(huì)影響仿真精度。開(kāi)關(guān)頻率與仿真步長(zhǎng)對(duì)仿真結(jié)果的影響如表1所示。由以上分析可知，各種補(bǔ)償算法并不能從根本上解決開(kāi)關(guān)延遲問(wèn)題，如果要從根本上解決開(kāi)關(guān)延遲問(wèn)題，必須將仿真步長(zhǎng)縮短至足夠小。

但常規(guī)處理器無(wú)法做到這一點(diǎn)，而基于FPGA技術(shù)的仿真器能很好的解決這一問(wèn)題。近幾年來(lái)，F(xiàn)PGA技術(shù)逐步應(yīng)用于實(shí)時(shí)仿真領(lǐng)域，從用于PWM脈沖捕獲的硬件I/O板卡開(kāi)始，到用于超高速計(jì)算的處理器板，都采用了FPGA技術(shù)，目前主流的實(shí)時(shí)仿真系統(tǒng)如dSPACE、RT-LAB都提供了此類板卡。采用基于FPGA的處理器板可以將實(shí)時(shí)仿真步長(zhǎng)縮短至ns級(jí)，從而不需任何補(bǔ)償即可解決電力電子系統(tǒng)仿真圖8GSAM補(bǔ)償算法Fig.8GSAMcompensationalgorithm表1開(kāi)關(guān)頻率與仿真步長(zhǎng)對(duì)仿真結(jié)果的影響Tab.1Theimpactofswitchingfrequencyandsimulationsteponsimulationresults開(kāi)關(guān)頻率/kHz122仿真步長(zhǎng)/μs50500.5仿真結(jié)果誤差±5%±10%±0.1%的開(kāi)關(guān)延遲問(wèn)題。但是由于基于FPGA建模難度較大，限制了其在復(fù)雜系統(tǒng)仿真中的應(yīng)用，目前采用較多的方法是將FPGA處理器板與常規(guī)處理器板結(jié)合起來(lái)進(jìn)行實(shí)時(shí)仿真——對(duì)實(shí)時(shí)性要求最高的模型讓其在FPGA處理器板中運(yùn)算;而對(duì)實(shí)時(shí)性要求稍低的模型則可以放在常規(guī)處理器板中進(jìn)行運(yùn)算。